Jakie jest znaczenie aktywnego niskiego sygnału wejściowego w kombinacyjnych układach logicznych?
On 8 grudnia, 2020 by adminObecnie zajmuję się samodzielną nauką o kombinacyjnych układach logicznych. Napotkałem kilka terminów, takich jak aktywne niskie wyjście, aktywne niskie wejście. Zrozumiałem, co oznacza aktywny niski poziom wyjściowy (nie umieszczanie bramek po stronie wyjściowej). Myślę, że aktywny niski oznacza umieszczenie nie bramki po stronie wejściowej.
Będzie bardzo pomocne, jeśli ktoś może to wyjaśnić na przykładzie (zwróć uwagę, że mam wiedzę na temat koderów, dekoderów, multiplekserów, więc możesz ich użyć w swoim przykładzie).
Komentarze
- " Aktywne " oznacza WŁĄCZONE . Active_high potrzebuje wysokiego, + 3,3 V, JEDEN, PRAWDA. Active_low wymaga niskiego, 0,0v, ZERA, FAŁSZ.
- I, ' argumenty dotyczące terminologii. Ponieważ niektórzy (ja) powiedzieliby, że " aktywny niski " oznacza, że niskie napięcie jest interpretowane jako prawda lub jeden.
- rzeczywiście. Możesz zdefiniować True jako dowolny poziom.
Odpowiedź
Oznacza to, że sygnał jest odwrócony (np. NIE brama). Weźmy jako przykład poniższy licznik 555 poniżej
Zdjęcie można znaleźć tutaj … To nie moje zdjęcie (przepraszam za ogromną kompresję tego obrazu, stąd brzydkie piksele)
Powiedzmy, że sygnał trafiający do tego pinu to 1
lub HIGH
. Ponieważ pin 4 jest aktywny w stanie niskim, skończy się na 0
lub LOW
dla tego pinu. Jest odwrotnie: jeśli sygnał prowadzący do pinu to 0
lub LOW
, wtedy Pin 4 będzie 1
lub HIGH
.
Celem sygnału, aby był aktywny w stanie niskim, jest posiadanie jakiegoś zewnętrznego urządzenia logicznego do wyłączania sygnału. CPLD są dobrym przykładem zewnętrznej logiki, która wyłączałaby urządzenie, wysyłając sygnał do aktywnego niskiego styku. Możesz pomyśleć: „Dlaczego nie” t zamiast tego po prostu uaktywniamy je wysoko? ” To jest ważne pytanie i nie jestem pewien, czy mam być szczery, ale gdybym miał zgadywać, mógł po prostu oszczędzać energię.
Komentarze
- Załóżmy, że mam dekoder, powiedzmy 3 wejściowy dekoder. Jeśli nie podłączę bramek na każdym wejściu, to jest aktywne niskie wejście, w przeciwnym razie jest aktywne wysokie wejście domyślnie?
- Aktywna niska inwersja jest zwykle wbudowana w CMOS tego samego układu. Nie ma ' żadnych zewnętrznych bramek NOT, które powodują, że sygnał jest aktywny w stanie niskim. Ale tak, gdybyś miał taki scenariusz, zachowywałby się w ten sam sposób (z wyjątkiem bardzo małych różnic czasowych).
Odpowiedź
Są dwie rzeczy:
- Poziom sygnału
- Co oznacza sygnał, tj. asercja
poziom sygnału jest cyfrowy niski lub wysoki
Znaczenie sygnału jest przypisane do niskiego lub wysokiego, więc mówimy, że sygnał jest zapewniany jako niski lub jest zapewniany jako wysoki . Zwykle słupek lub ukośnik wskazuje na niski poziom asercji sygnału.
W powyższym przypadku reset jest określany jako niski, więc „resetowanie” ma miejsce, gdy sygnał jest niski. Ponieważ moglibyśmy również zresetować, gdy sygnał jest wysoki, ważne jest, aby śledzić asercję.
Szczególnie ważne w HDL jest śledzenie poziomu asercji sygnału. Dlatego należy oznaczyć wszystkie swoje sygnały. Zwykle widziałem dodawanie sufiksu _L lub _H do nazw sygnałów w celu wskazania poziom asercji. W powyższym przypadku będzie to RESET_L. Pomocne może być nawet dodawanie sufiksów asercji w schematach
Odpowiedź
Aktywny NISKI oznacza, że poziom 0 V jest uważany za logikę 1
.
Weźmy na przykład pod uwagę wejście logiczne połączone wysoko za pomocą rezystora podciągającego i podłączone do masy za pomocą przełącznika przyciskowego.
Zawsze przełącznik nie jest wciśnięty, wejście jest pod napięciem podciągającym, na przykład 5 V.
Gdy przełącznik jest wciśnięty, wejście jest podciągane do masy.
To wejście może być uważany za aktywny niski, ponieważ niski poziom oznacza, że przycisk został naciśnięty (logika 1)
Dodaj komentarz