Hvad betyder aktiv lavt input i kombinationslogiske kredsløb?
On december 8, 2020 by adminJeg er i øjeblikket i gang med selvstudium af kombinationslogiske kredsløb. Jeg stødte på få udtryk som aktiv lav output, aktiv lav input. Jeg forstod, hvad aktiv lav output betyder (ikke at sætte porte på udgangssiden). Jeg antager, at aktiv lav betyder at ikke sætte gate på input-siden.
Det vil være meget nyttigt, hvis nogen kan forklare dette ved hjælp af et eksempel (bemærk, at jeg har kendskab til kodere, dekodere, multipleksere, så du kan bruge disse i dit eksempel).
Kommentarer
- " Aktiv " betyder AKTIVERET . Active_high har brug for en høj, + 3.3v, en ONE, en SAND. Active_low har brug for en lav, 0,0v, en NUL, en FALSK.
- Og der er ' s argumenter om terminologi. Fordi nogle mennesker (mig) vil sige, at " aktiv lav " betyder, at en lav spænding fortolkes som sand eller en.
- faktisk. Du kan definere Sand som ethvert niveau, du ønsker.
Svar
Det betyder, at signalet er inverteret (som et IKKE port). Lad os tage denne 555 timer nedenfor som et eksempel
Billede findes her … Ikke mit billede (og undskyld den massive komprimering for dette billede, deraf de grimme pixels)
Sig, at et signal, der går til denne pin, er et 1
eller HIGH
. Da Pin 4 er aktiv lav, det ender med at være en 0
eller LOW
for denne pin. Det modsatte er sandt: Hvis signalet, der fører op til pin, er 0
eller LOW
, så er pin 4 1
eller HIGH
.
Formålet med, at et signal skal være aktivt lavt, er at have en eller anden form for ekstern logikanordning til at slukke for signalet. CPLDer er et godt eksempel på ekstern logik, der ville lukke enhed ved at sende et signal til en aktiv lav pin. Du tænker måske, “Hvorfor ikke” t gør vi bare det aktivt højt i stedet? “ Det er et gyldigt spørgsmål, og jeg er ikke rigtig sikker på at være ærlig, men hvis jeg skulle gætte, kunne det være bare at spare strøm.
Kommentarer
- Antag at jeg har i-dekoder, siger 3 input-dekoder. Hvis jeg forbinder ikke porte på henholdsvis hver indgang, er den aktiv lav input ellers er den aktiv høj input som standard?
- Den aktive lave inversion er typisk indbygget i CMOS på den samme chip. Der er ' ingen eksterne IKKE porte, der får signalet til at være aktivt lavt. Men ja, hvis du havde dette scenarie, ville det opføre sig på samme måde (med undtagelse af ekstremt små tidsforskelle).
Svar
Der er to ting:
- Signalniveauet
- Hvad signalet betyder, dvs. påstand
signalniveauet er enten digitalt lavt eller højt
Signalbetydningen er knyttet til enten lavt eller højt, så vi siger, at signalet er hævdet lavt eller signalet er hævdet højt . Normalt indikerer en bjælke eller et skråstreg et lavt signalpåstandsniveau.
I tilfældet ovenfor hævdes nulstillingen lavt, så “nulstilling” sker, når signalet bringes lavt. Da vi også kunne nulstille, mens signalet er højt, er det vigtigt at spore påstanden.
Det er især vigtigt i HDLer at spore signalpåstandsniveauet. Derfor skal du mærke alle dine signaler. Jeg har typisk set tilføje et _L eller _H suffiks til signalnavne for at indikere påstand niveau. I ovenstående tilfælde ville det være RESET_L. Selv tilføjelse af påstandssuffikser i skemaer kan være nyttigt
Svar
Aktivt LAV betyder, at et 0 V-niveau betragtes som en logik 1
.
Overvej f.eks. en logisk indgang bundet højt ved hjælp af en pullup-modstand og trækket til jorden gennem en trykknapkontakt.
Når afbryderen trykkes ikke, indgangen er ved pullup-spænding, f.eks. 5 V.
Når der trykkes på kontakten, trækkes indgangen til jorden.
Denne indgang kan være betragtes som aktiv lav, fordi det lave niveau betyder, at der er blevet trykket på knappen (logik 1)
Skriv et svar