Mitä tarkoittaa aktiivinen matala panos yhdistelmälogiikkapiireissä?
On joulukuu 8, 2020 by adminOlen parhaillaan itsenäinen tutkimus yhdistelmälogiikkapiireistä. Huomasin muutamia termejä, kuten aktiivinen matala lähtö, aktiivinen matala tulo. Ymmärsin, mitä aktiivinen matala lähtö tarkoittaa (ei porttien asettamista lähtöpuolelle). Luulen, että aktiivinen matala tarkoittaa portin asettamista tulopuolelle.
On erittäin hyödyllistä, jos joku selittää tämän esimerkin avulla (huomaa, että minulla on tietoa enkoodereista, dekoodereista, multipleksereistä, jotta voit käyttää niitä esimerkissäsi).
kommentit
- " Aktiivinen " tarkoittaa KÄYTÖSSÄ . Active_high tarvitsee korkean + 3,3 V: n, YKSI, TOSIN. Active_low tarvitsee matalan, 0.0v, NOLLAN, EPÄTOSI.
- Ja ' argumentteja terminologiasta. Koska jotkut ihmiset (minä) sanovat, että " aktiivinen matala " tarkoittaa, että matala jännite tulkitaan tosi tai yksi.
- todellakin. Voit määrittää True arvoksi haluamasi tason.
Vastaa
Se tarkoittaa, että signaali on käännetty (kuten EI porttia). Otetaan esimerkki tästä alla olevasta 555-ajastimesta.
Kuva löytyy täältä … Ei minun kuvani (ja anteeksi tämän kuvan massiivinen pakkaaminen, joten rumat pikselit)
Sano, että tähän tapiin menevä signaali on 1
tai HIGH
. Koska nasta 4 on aktiivinen matalalla, se on lopulta tämän nastan 0
tai LOW
. Päinvastoin: Jos tappiin johtava signaali on 0
tai LOW
, tappi 4 on 1
tai HIGH
.
Signaalin aktiivisuuden matalana tarkoituksena on, että jonkinlainen ulkoinen logiikkalaite sammuttaa signaalin. CPLD: t ovat hyvä esimerkki ulkoisesta logiikasta, joka sammuttaisi signaalin. lähettämällä signaalin aktiiviseen matalaan nastaan. Saatat ajatella, ”Miksi älä” Tehdäänkö se vain aktiiviseksi korkeaksi? ” Se on pätevä kysymys, enkä ole varma olla rehellinen, mutta jos minun pitäisi arvata, se voi olla vain yksinkertaisesti säästää virtaa.
Kommentit
- Oletetaan, että minulla on dekooderi, sano 3 tulodekooderia. Jos en yhdistä portteja kullekin tulolle, se on aktiivinen matala tulo, muuten se on aktiivinen korkea syötetään oletuksena?
- Aktiivinen matala inversio on tyypillisesti rakennettu saman sirun CMOS: iin. ' ei ole ulkoisia EI portteja, jotka aiheuttavat signaalin aktiivisen matalan. Mutta kyllä, jos sinulla olisi kyseinen skenaario, se käyttäytyisi samalla tavalla (lukuun ottamatta erittäin pieniä aikaeroja).
Vastaa
On kaksi asiaa:
- Signaalin taso
- Mitä signaali tarkoittaa, eli väite
signaalitaso on joko digitaalinen matala tai korkea
Signaalin merkitys liitetään joko matalaan tai korkeaan, joten sanomme signaalin olevan väitetty matala tai signaali on korkea . Yleensä palkki tai kauttaviiva osoittaa alhaisen signaalin väitetason.
Yllä olevassa tapauksessa nollaus on väitetty alhaiseksi, joten ”nollaus” tapahtuu, kun signaali laskee matalaksi. Koska voisimme nollata myös signaalin ollessa korkealla, on tärkeää seurata väitettä.
HDL: ssä on erityisen tärkeää seurata signaalin väitetasoa. Siksi sinun tulisi merkitä kaikki signaalisi. Olen yleensä nähnyt lisäämällä _L tai _H jälkiliitteen signaalien nimiin osoittamaan väitetaso. Yllä olevassa tapauksessa se olisi RESET_L. Jopa väitteiden jälkiliitteiden lisääminen kaavioihin voi olla hyödyllistä.
Vastaus
Aktiivinen LOW tarkoittaa, että 0 V: n tasoa pidetään logiikkana 1
.
Harkitse esimerkiksi logiikkatuloa, joka on sidottu korkealle vetovastuksella ja vedetty maahan painikekytkimen kautta.
Aina kytkintä ei paineta, tulo on esimerkiksi 5 V: n jännitteellä.
Kun kytkintä painetaan, tulo vedetään maahan.
Tämä tulo voidaan pidetään aktiivisena matalana, koska matala taso tarkoittaa, että painiketta on painettu (logiikka 1)
Vastaa