Qual è il significato di input basso attivo nei circuiti logici combinatori?
Su Dicembre 8, 2020 da adminAttualmente sto studiando da solo su circuiti logici combinatori. Ho incontrato pochi termini come output attivo basso, input basso attivo. Ho capito cosa significa uscita bassa attiva (non mettere porte sul lato di uscita). Immagino che attivo basso significhi mettere non gate sul lato di input.
Sarà molto utile se qualcuno può spiegarlo usando un esempio (nota che ho conoscenza di codificatori, decodificatori, multiplexer, quindi puoi usarli nel tuo esempio).
Commenti
- " Attivo " significa ABILITATO . Active_high ha bisogno di un alto, + 3.3v, UNO, un VERO. Active_low necessita di un valore basso, 0.0v, ZERO, FALSE.
- E ci sono ' argomenti sulla terminologia. Perché alcune persone (io) direbbero che " attivo basso " significa che un voltaggio basso è interpretato come vero o uno.
- davvero. Puoi definire True come qualsiasi livello desideri.
Answer
Significa che il segnale è invertito (come un NON cancello). Prendiamo questo timer 555 sotto come esempio
Limmagine può essere trovata qui … Non la mia immagine (e scusa lenorme compressione per questa immagine, da qui i brutti pixel)
Supponiamo che un segnale che va a questo pin sia un 1
o HIGH
. Poiché il Pin 4 è attivo basso, finirà per essere un 0
o LOW
per questo pin. È vero il contrario: se il segnale che porta al pin è 0
o LOW
, il Pin 4 sarà 1
o HIGH
.
Lo scopo per cui un segnale sia attivo basso è avere qualche tipo di dispositivo logico esterno per disattivare il segnale. I CPLD sono un buon esempio di logica esterna che spegnerebbe un dispositivo inviando un segnale a un pin basso attivo. Potresti pensare, “Perché non” non dobbiamo semplicemente renderlo attivo alto invece? “ Questa” è una domanda valida e non sono sicuro di essere onesto, ma se dovessi indovinare, potrebbe essere semplicemente per risparmiare energia.
Commenti
- Supponiamo di avere un decodificatore, diciamo un decodificatore a 3 ingressi. Se non collego porte ad ogni ingresso rispettivamente allora è attivo ingresso basso altrimenti è attivo alto input di default?
- Linversione attiva bassa è tipicamente incorporata nel CMOS dello stesso chip. Non esistono ' porte NOT esterne che causino lattivazione di un segnale basso. Ma sì, se avessi quello scenario, si comporterebbe allo stesso modo (con leccezione di differenze di orario estremamente piccole).
Risposta
Ci sono due cose:
- Il livello del segnale
- Che cosa significa il segnale, cioè laffermazione
Il il livello del segnale è digitale Basso o Alto
Il significato del segnale è assegnato a Basso o Alto, quindi diciamo che il segnale è asserito basso o il segnale è asserito alto . Di solito una barra o una barra indica un livello di asserzione del segnale basso.
Nel caso precedente il ripristino è dichiarato basso, quindi il “ripristino” avviene quando il segnale viene portato basso. Poiché potremmo resettare anche mentre il segnale è alto, è importante tenere traccia dellasserzione.
È particolarmente importante negli HDL tenere traccia del livello di asserzione del segnale. Ecco perché dovresti etichettare tutti i tuoi segnali. Di solito ho visto aggiungere un suffisso _L o _H ai nomi dei segnali per indicare livello di affermazione. Nel caso precedente sarebbe RESET_L. Anche laggiunta di suffissi di asserzione negli schemi può essere utile
Risposta
Attivo BASSO significa che un livello 0 V è considerato una logica 1
.
Ad esempio, si consideri un ingresso logico legato in alto utilizzando un resistore pullup e tirato a terra tramite un interruttore a pulsante.
Ogni volta linterruttore non è premuto, lingresso è alla tensione di pull-up, ad esempio 5 V.
Quando linterruttore viene premuto, lingresso viene portato a terra.
Quellingresso può essere considerato attivo basso, perché il livello basso significa che il pulsante è stato premuto (logica 1)
Lascia un commento