조합 논리 회로에서 액티브 로우 입력의 의미는 무엇입니까?
On 12월 8, 2020 by admin저는 현재 조합 논리 회로에 대한 자습을하고 있습니다. 액티브 로우 출력, 액티브 로우 입력과 같은 몇 가지 용어를 접했습니다. 나는 액티브 로우 출력이 무엇을 의미하는지 이해했습니다 (출력 측에 게이트를 두지 않음). 액티브 로우는 입력 측에 게이트가 아니라는 것을 의미합니다.
어떤 사람이 예제를 사용하여이를 설명 할 수 있다면 매우 도움이 될 것입니다 (예제에서 사용할 수 있도록 인코더, 디코더, 멀티플렉서에 대한 지식이 있음에 유의하십시오).
댓글
- " 활성 "은 활성화됨을 의미합니다. . Active_high는 높음, + 3.3v, ONE, TRUE가 필요합니다. Active_low는 낮은 0.0v, ZERO, FALSE가 필요합니다.
- 그리고 용어에 대한 논쟁이 ' 있습니다. 어떤 사람들 (나)이 " 활성 낮음 "은 낮은 전압이 참 또는 1로 해석된다는 것을 의미하기 때문입니다.
- 그렇습니다. True를 원하는 수준으로 정의 할 수 있습니다.
Answer
이것은 신호가 반전되었음을 의미합니다 (예 : 게이트 아님). 아래에서이 555 타이머를 예로 들어 보겠습니다.
사진은 여기 에서 찾을 수 있습니다. 내 사진이 아닙니다 (그리고이 사진에 대한 엄청난 압축을 용서합니다. 따라서보기 흉한 픽셀)
이 핀으로가는 신호가 1
또는 HIGH
라고 말합니다. 핀 4는 로우로 활성화되어 있으므로 이 핀에 대한 0
또는 LOW
가됩니다. 그 반대는 사실입니다. 핀으로 연결되는 신호가 0
또는 LOW
, 핀 4는 1
또는 .
신호를 로우로 활성화하는 목적은 신호를 끄기위한 외부 로직 장치를 사용하는 것입니다. CPLD는 신호를 차단하는 외부 로직의 좋은 예입니다. 활성화 된 로우 핀으로 신호를 전송하여 장치를 사용할 수 있습니다. “왜 안돼” 우리는 단순히 그것을 활성화하기 만하면됩니까? ““유효한 질문입니다. “정직하게 말할 수는 없지만 추측해야한다면 단순히 전력을 절약하는 것입니다.
Comments
- i 디코더가 있다고 가정 해 봅시다. 입력 디코더가 3 개라고합시다. 각 입력에 게이트를 연결하지 않으면 액티브 로우 입력이고 그렇지 않으면 액티브 하이입니다 기본적으로 입력?
- 활성 낮은 반전은 일반적으로 동일한 칩의 CMOS에 내장됩니다. 신호를 로우로 만드는 외부 NOT 게이트는 ' 없습니다. 하지만 예, 해당 시나리오가 있었다면 동일한 방식으로 작동합니다 (극히 작은 시간 차이 제외).
답변
두 가지가 있습니다.
- 신호 수준
- 신호의 의미, 즉 주장
신호 레벨은 디지털 낮음 또는 높음입니다.
신호 의미는 낮음 또는 높음에 첨부되어 있으므로 신호가 낮음으로 어설 션 되거나 신호가 높음으로 어설 션됩니다. . 일반적으로 막대 또는 슬래시는 낮은 신호 어설 션 수준을 나타냅니다.
위의 경우 리셋이 로우로 선언되므로 신호가 로우가되면 “리셋”이 발생합니다. 신호가 높아지는 동안 재설정 할 수도 있으므로 어설 션을 추적하는 것이 중요합니다.
HDL에서는 신호 어설 션 레벨을 추적하는 것이 특히 중요합니다. 이것이 모든 신호에 레이블을 지정해야하는 이유입니다. 일반적으로 신호 이름에 _L 또는 _H 접미사를 추가하여 주장 수준. 위의 경우 RESET_L입니다. 회로도에 어설 션 접미사를 추가하는 것도 도움이 될 수 있습니다.
Answer
Active LOW는 0V 레벨이 논리로 간주됨을 의미합니다. 1
.
예를 들어, 풀업 저항을 사용하여 하이로 연결되고 푸시 버튼 스위치를 통해 접지 된 로직 입력을 고려해보십시오.
언제든지 스위치를 누르지 않으면 입력이 풀업 전압 (예 : 5V)에 있습니다.
스위치를 누르면 입력이 접지로 당겨집니다.
그 입력은 로우 레벨은 버튼을 눌렀 음을 의미하므로 활성 로우로 간주됩니다 (로직 1).
답글 남기기