Vad menas med aktiv låg ingång i kombinationslogiska kretsar?
On december 8, 2020 by adminJag gör för närvarande självstudier på kombinationslogiska kretsar. Jag stötte på få termer som aktiv låg effekt, aktiv låg input. Jag förstod vad aktiv låg effekt betyder (att inte sätta grindar på utgångssidan). Jag antar att aktivt lågt betyder att inte sätta grind på ingångssidan.
Det kommer att vara till stor hjälp om någon kan förklara detta med ett exempel (notera att jag har kunskap om kodare, avkodare, multiplexrar så att du kan använda dessa i ditt exempel).
Kommentarer
- " Aktiv " betyder AKTIVERAD . Active_high behöver en hög, + 3.3v, en ONE, en TRUE. Active_low behöver en låg, 0,0v, en NOLL, en FALSK.
- Och där finns ' s argument om terminologi. Eftersom vissa människor (jag) skulle säga att " aktivt låg " betyder att en låg spänning tolkas som sant eller en.
- verkligen. Du kan definiera True som vilken nivå du vill.
Svar
Det betyder att signalen är inverterad (som en INTE grind). Låt oss ta den här 555-timern nedan som ett exempel
Bild finns här … Inte min bild (och ursäkta den massiva komprimeringen för den här bilden, därav de fula pixlarna)
Säg att en signal som går till denna stift är en 1
eller HIGH
. Eftersom stift 4 är aktivt lågt, det kommer att bli en 0
eller LOW
för denna stift. Det motsatta är sant: Om signalen som leder upp till stiftet är 0
eller LOW
, då kommer pin 4 att vara 1
eller HIGH
.
Syftet med en signal att vara aktiv låg är att ha någon typ av extern logikenhet för att stänga av signalen. CPLD är ett bra exempel på extern logik som skulle stänga av en enheten genom att skicka en signal till en aktiv låg stift. Du kanske tänker, ”Varför inte” t gör vi det bara helt enkelt aktivt högt istället? ” Det är en giltig fråga och jag är inte riktigt säker på att vara ärlig men om jag var tvungen att gissa, kan det vara att bara spara ström.
Kommentarer
- Antag att jag har en avkodare, säg 3 ingångsavkodare. Om jag inte ansluter grindar vid respektive ingång är den aktiv låg ingång annars är den aktiv hög input som standard?
- Den aktiva låga inversionen är vanligtvis inbyggd i CMOS för samma chip. Det finns ' inga externa INTE grindar som orsakar att en signal är aktiv låg. Men ja, om du hade det scenariot skulle det fungera på samma sätt (med undantag för extremt små tidsskillnader).
Svar
Det finns två saker:
- Signalnivån
- Vad signalen betyder, dvs påstående
signalnivån är antingen digital låg eller hög
Signalbetydelsen är kopplad till antingen låg eller hög, så vi säger att signalen är påstod låg eller att signalen påstås hög . Vanligtvis indikerar en stapel eller ett snedstreck en låg signalnivå.
I fallet ovan hävdas återställningen låg, så ”återställning” händer när signalen försvagas. Eftersom vi också kunde återställa medan signalen är hög är det viktigt att spåra påståendet.
Det är särskilt viktigt i HDL att spåra signalhävdningsnivån. Därför bör du märka alla dina signaler. Jag har vanligtvis sett att lägga till ett _L- eller _H-suffix för signalnamnen för att indikera påstående nivå. I fallet ovan skulle det vara RESET_L. Även att lägga till påstående suffix i scheman kan vara till hjälp
Svar
Aktiv LOW betyder att en 0 V-nivå anses vara en logik 1
.
Tänk till exempel på att en logisk ingång är bunden hög med hjälp av ett pullup-motstånd och dras till marken genom en tryckknappsbrytare.
När omkopplaren trycks inte in, ingången är vid utdragsspänningen, till exempel 5 V.
När omkopplaren trycks, dras ingången till jord.
Den ingången kan vara anses vara aktivt låg, eftersom den låga nivån innebär att knappen har tryckts in (logik 1)
Lämna ett svar