Hva betyr aktiv lav inngang i kombinasjonslogiske kretser?
On desember 8, 2020 by adminJeg holder for tiden på med selvstudier på kombinasjonslogikkretser. Jeg møtte få ord som aktiv lavt utgangssignal, aktivt lavt inngang. Jeg forsto hva aktiv lav ytelse betyr (å sette ikke porter på utgangssiden). Jeg antar at aktiv lav betyr å sette ikke gate på inngangssiden.
Det vil være veldig nyttig hvis noen kan forklare dette ved hjelp av et eksempel (merk at jeg har kunnskap om kodere, dekodere, multipleksere, slik at du kan bruke disse i eksemplet ditt).
Kommentarer
- " Aktiv " betyr AKTIVERT . Active_high trenger en høy, + 3.3v, en EN, en SANN. Active_low trenger en lav, 0,0v, en NULL, en FALSE.
- Og ' s argumenter om terminologi. Fordi noen mennesker (meg) vil si at " aktiv lav " betyr at en lav spenning tolkes som sant eller en.
- faktisk. Du kan definere True som hvilket som helst nivå du ønsker.
Svar
Det betyr at signalet er invertert (som et IKKE gate). La oss ta denne 555 tidtakeren nedenfor som et eksempel
Bilde finner du her … Ikke bildet mitt (og unnskyld den enorme komprimeringen for dette bildet, derav de stygge pikslene)
Si at et signal som går til denne stiften er en 1
eller HIGH
. Siden Pin 4 er aktiv lav, det vil ende opp med å være en 0
eller LOW
for denne pinnen. Det motsatte er sant: Hvis signalet som fører opp til pinnen er 0
eller LOW
, så vil pin 4 være 1
eller HIGH
.
Formålet med at et signal skal være aktivt lavt er å ha en eller annen type ekstern logikkanordning for å slå av signalet. CPLD er et godt eksempel på ekstern logikk som vil slå av en enheten ved å sende et signal til en aktiv lavpinne. Du tenker kanskje «Hvorfor ikke» t gjør vi det bare aktivt høyt i stedet? « Det er et gyldig spørsmål og jeg er ikke helt sikker på å være ærlig, men hvis jeg måtte gjette, kan det være å bare spare strøm.
Kommentarer
- Anta at jeg har i dekoder, si 3 inngangsdekoder. Hvis jeg ikke kobler porter på hver inngang, er den aktiv lav inngang ellers er den aktiv høy input som standard?
- Den aktive lave inversjonen er vanligvis innebygd i CMOS til samme brikke. Det er ' ingen eksterne IKKE porter som forårsaker at signalet er aktivt lavt. Men ja, hvis du hadde det scenariet, ville det oppføre seg på samme måte (med unntak av ekstremt små tidsforskjeller).
Svar
Det er to ting:
- Signalnivået
- Hva signalet betyr, dvs. påstand
signalnivået er enten digitalt lavt eller høyt
Signalbetydningen er knyttet til enten lavt eller høyt, så vi sier at signalet er hevdet lavt eller signalet er hevdet høyt . Vanligvis indikerer en strek eller en skråstrek et lavt signal påstandsnivå.
I tilfelle ovenfor blir tilbakestillingen hevdet lav, så «tilbakestilling» skjer når signalet blir lavt. Siden vi også kunne tilbakestille mens signalet er høyt, er det viktig å spore påstanden.
Det er spesielt viktig i HDL «s å spore signalhevdingsnivået. Derfor bør du merke alle signalene dine. Jeg har vanligvis sett å legge til et _L- eller _H-suffiks for signalnavn for å indikere påstandsnivå. I tilfelle ovenfor vil det være RESET_L. Selv å legge til påstandssuffikser i skjemaer kan være nyttig
Svar
Aktiv LAV betyr at et 0 V-nivå anses å være en logikk 1
.
Tenk for eksempel på en logisk inngang bundet høyt ved hjelp av en pullup-motstand og trukket til jord gjennom en trykknappbryter.
Når bryteren ikke trykkes, inngangen er ved opptrekksspenningen, for eksempel 5 V.
Når bryteren trykkes, trekkes inngangen til bakken.
Den inngangen kan være betraktes som aktiv lav, fordi det lave nivået betyr at knappen har blitt trykket (logikk 1)
Legg igjen en kommentar